 |
低電壓差分訊號(LVDS)在對訊號完整性、低抖動及共模特性要求較高的系統中得到了廣泛的應用。本文針對LVDS與其他幾種介面標準之間的連接，對幾種典型的LVDS介面電路進行了討論。
如今對高速數據傳輸的需求正推動著介面技術向高速、串列、差分、低功耗以及點對點介面的方向發展，而低電壓差分訊號(LVDS)具備所有這些特性。Pericom半導體公司可提供多種LVDS驅動器、接收器以及時脈分配緩衝器晶片。
本文將討論LVDS與正射極耦合邏輯(PECL)、低電壓正射極耦合邏輯(LVPECL)、電路模式邏輯(CML)、RS-422以及單端元件之間採用電阻網路的介面電路設計。
 |
圖2：調整電路，R1＝(VR1＋R1a) |
因為各廠商所提供的驅動器與接收器的結構不一樣，所以本文提供的電路僅供設計時參考。設計者需要對電路進行驗證，並調節電路中的電阻和電容值以獲得最佳性能。
電阻分壓器的計算
表1列出了本文所採用的不同介面標準的工作電壓。為使PECL和LVPECL介面標準能與Pericom公司的LVDS元件進行連接，採用電阻分壓器在不同電壓之間切換。
 |
圖3：PECL到LVDS的介面電路。 |
圖1所示的介面電路採用由電阻R1、R2和R3組成的電阻分壓器。R1、R2與R3的電阻值計算如下：
R1||(R2＋R3)＝Z
[(R2＋R3)/(R1＋R2＋R3)]＝Va/Vcc
R3/(R1＋R2＋R3)＝Vb/Vcc
其中：
Va為SEPC或LVPECL的偏置電壓Vos，分別為3.6V和2.0V；
Vb為LVDS的偏置電壓Vos，等於1.2V；
 |
圖4：LVDS到PECL的介面電路。 |
Z為線路阻抗，等於50Ω。
Vb上的增益G為：
G＝R3/(R2＋R3)
Vb上的擺幅為：
Vbs＝Vas×G
其中：
 |
圖5：LVPECL到LVDS的介面電路。 |
Vas為Va上的擺幅；
Vbs為Vb上的擺幅。
由於在計算中沒有考慮驅動器的輸出阻抗，所以在實際應用設計中，R1、R2及R3的電阻值與上述計算的結果不一樣。另外，不同廠家的驅動器的輸出結構和阻抗不一樣，因此R1、R2及R3的電阻值也是不同的。
可以透過三種方法算出電阻值。
1.經驗法
 |
圖6：LVDS到LVPECL的介面電路。 |
利用表2列出的電阻參考值，並根據後面介紹的方法2及方法3來調節這些值。介面設計者應透過測量Va和Vb上的偏置電壓Vos以及擺幅Vpp來驗證實際應用設計電路。
2.模擬工具法
從廠商獲得驅動器的IBIS模型，並針對R1、R2及R3的電阻值對介面電路進行模擬。如果IBIS模型和模擬工具都很精確，則電路模擬將提供準確的R1、R2及R3的電阻值，然後透過測量實際電路來驗證模擬得到的電阻值。
3.實際調節法
 |
圖7：採用二極體的LVDS到LVPECL的介面電路。 |
採用圖2所示的電路調節R1、R2及R3的電阻值。電阻R1a、R2a及R3a用來限制調節範圍，以避免出現過載電流。當調節電路並用示波器監視Va與Vb上的訊號時，調節VR1、VR2與VR3：
a. 對於Pericom公司的LVDS接收器，Vb上的Vos(在擺幅範圍中間的平均電壓)應介於0.8V－1.6V之間。有關Va上的Vos，請查閱驅動器參數。
b. 對於Pericom公司的接收器，Vb上的擺動範圍應介於350mV－550mV之間。有關Va上的擺幅，請參見驅動器規範，Va上的擺幅可能低於驅動器規範以便滿足Vb上的擺幅要求。
 |
圖8：CML到LVDS的介面電路。 |
c. 電路調節完以後，再測量VR1與R1a，得到R1的電阻值；測量VR2與R2a，得到R2的電阻值；測量VR3與R3a，得到R3的電阻值。
d. 用較低頻率的訊號對電路進行調節會更加簡單，頻率最好介於100kHz-10MHz之間，但請確認電路是否在正常頻率下工作，如果需要的話可再次調節。
介面電路的限制
 |
圖9：LVDS到CML的介面電路。 |
由於介面電路增加了的額外電容與電阻網路，因此介面電路的最高工作頻率將低於元件手冊上提供的最高頻率。驅動器與接收器之間的走線長度也有限制，走線長度取決於頻率，當頻率為66MHz時，估計最大走線長度為14英吋，頻率為320MHz時則為2英吋。
走線長度是一個實際問題且取決於實際設計。為減少寄生電容、電感及訊號反射以獲得更高性能，介面電路中元件之間的走線應盡量短，越短越好。介面電路使用的電容、電阻以及二極體必須為短引腳的高速元件，而且最好採用晶片型封裝。
參考介面電路
圖3至圖12給出了LVDS與PECL、LVPECL、CML、RS-422及單端元件之間的介面電路，它們的調節方法以及電路限制如前所述。
1. LVDS至PECL
 |
圖10：RS-422到LVDS的介面電路。 |
在圖4所示的LVDS到PECL的介面電路裡，PECL接收器沒有內部上拉電阻。該電路中的電阻值僅適用於Pericom公司的 LVDS驅動器。由於採用交流耦合，這個介面只能通過交流訊號，因此從驅動器傳輸到接收器的訊號必須適合交流耦合。當電容C1與C2為0.1uf時，任何 訊號狀態轉換(由高至低或由低至高)之間的最大時間間隔為500ns。
2. LVDS到LVPECL
 |
圖11：單端訊號到LVDS的介面電路。 |
在圖6所示的LVDS到LVPECL的介面電路裡，電阻值也僅適用於Pericom公司的LVDS驅動器，這裡的LVPECL接收器沒有內部上拉電阻。
圖7中，二極體D1、D2、D3和D4在Va與Vb之間產生0.7V的電壓差，且其擺幅衰減低於圖6電路中的擺幅衰減。這個 電路應採用正向壓降為0.7V的高速二極體，晶片型二極體最好。電路中的電阻值適用於Pericom公司的LVDS驅動器，LVPECL接收器沒有上拉電 阻。
3. CML到LVDS
 |
圖12：5V單端訊號到LVDS的介面電路。 |
圖8介面電路採用交流耦合，只能通過交流訊號，因此從驅動器傳輸到接收器的訊號必須適合交流耦合。當電容C1與C2為0.1uf時，任何訊號狀態轉換(由高至低或由低至高)之間的最大時間間隔為500ns。
圖9電路中的電阻值適用於Pericom公司的LVDS驅動器，CML接收器帶有50Ω的內部上拉電阻。由於採用交流耦合， 故它僅能通過交流訊號，因此從驅動器傳輸至接收器的訊號必須適合交流耦合。當電容C1與C2值為0.1uf時，任何訊號狀態轉換(由高至低或由低至高)之 間的最大時間間隔為500ns。
 |
表1：LVDS、PECL、LVPECL、 |
4. 單端訊號到LVDS
當單端CMOS驅動器與Pericom公司的LVDS接收器連接時，可採用圖11中的電路以及表3中的參數，同時使由R_out和R_termination構成的輸出阻抗與50Ω的走線阻抗相匹配，即：
R_out＋R_termination＝Z＝50Ω
 |
表2：R1、R2和R3的參考值。 |
例如，如果驅動器的輸出阻抗為20Ω，則應該採用30Ω的R_termination，於是有：
20Ω＋30Ω＝50Ω
在圖12中，根據Vb上的訊號品質，R_termination的阻值介於0－22Ω之間。如果Vb上有過衝和下衝，則增加R_termination的阻值；如果Vb上的訊號邊沿有衰減，則減小R_termination的阻值。
本文小結
 |
表3：適合Pericom公司接收器的R1、R2和Va值。 |
沒有留言:
張貼留言