Gmail迂迴入口網址

http://mail.google.com or https://mail.google.com
http://www.gmail.com or https://www.gmail.com
http://gmail.com or https://gmail.com
http://m.gmail.com or https://m.gmail.com
http://googlemail.com or https://googlemail.com
http://mail.google.com/mail/x/ or https://mail.google.com/mail/x/

轉貼：SPDIF數位傳輸介面概念解析

SPDIF數位傳輸介面概念解析
日期： 2007年12月29日
文章主題： DAC數位類比轉換套件系列

S/PDIF，全名為Sony/Philips Digital Interconnect Format，是Sony和Philips這兩大巨頭在80年代為一般家用器材所定制出來的一種數位訊號傳輸介面，基本上是以AES/EBU(也稱為 AES3)專業用數位介面為參考然後做了一些小變動而成的家用版本，可以使用成本比較低的硬體來實現數位訊號傳輸。

本文介紹了S/PDIF的整體架構、編碼方式以及各個結構的定義，由於S/PDIF在現今已經是一個最廣泛使用的數位音樂資料介面，所以值得對數位音響器材有興趣的朋友們去好好瞭解一下，希望本篇文章能讓網友們對於S/PDIF有進一步的認識。

S/PDIF簡介

S/PDIF，全名為Sony/Philips Digital Interconnect Format，是Sony和Philips這兩大巨頭在80年代為一般家用器材所定制出來的一種數位訊號傳輸介面，基本上是以AES/EBU(也稱為 AES3)專業用數位介面為參考然後做了一些小變動而成的家用版本，可以使用成本比較低的硬體來實現數位訊號傳輸。為了定制一個統一的介面規格，在現今以 IEC 60958標準規範來囊括取代AES/EBU與S/PDIF規範，而IEC 60958定義了三種主要型態：

IEC 60958 TYPE 1 Balanced ─ 三線式傳輸，使用110 Ohm阻抗的線材以及XLR接頭，使用於專業場合。

IEC 60958 TYPE 2 Unbalanced ─ 使用75 Ohm阻抗的銅軸線以及RCA接頭，使用於一般家用場合。

IEC 60958 TYPE 2 Optical ─ 使用光纖傳輸以及F05光纖接頭，也是使用於一般家用場合

事實上，IEC 60958有時會簡稱為IEC958，而IEC 60958 TYPE 1即為AES/EBU(或著稱為AES3)介面，而IEC 60958 TYPE 2即為S/PDIF介面，而雖然在IEC 60958 TYPE 2的接頭規範裡是使用RCA或著光纖接頭，不過近年來一些使用S/PDIF的專業器材改用BNC接頭搭配上75 Ohm的同軸線以得到比較好的傳輸品質，下表為AES/EBU與S/PDIF的比較表。

AES/EBU與S/PDIF比較表
	AES/EBU	S/PDIF
線材	110 Ohm屏蔽絞線	75 Ohm同軸線或是光纖線
接頭	XLR 3 Pin接頭	RCA或BNC接頭
最大位元數	24 Bits	標準為20 Bits(可支援到24 Bits)
訊號電平	3 ~ 10V	0.5 ~ 1V
編碼	雙相符號編碼(Biphase Mark Code)	雙相符號編碼(Biphase Mark Code)

IEC958使用的編碼方法

圖說：雙相符號編碼(Biphase Mark Code)的運作原理示意圖。

IEC958在傳輸資料時使用雙向雙相符號編碼(Biphase Mark Code)，簡稱BMC，屬於一種相位調制(phase modulation)的編碼方法，是將時鐘訊號和資料訊號混合在一起傳輸的編碼方法。

其原理是使用一個兩倍於傳輸位元率(Bit Rate)的時鐘頻率做為基準，把原本一個位元資料拆成兩部份，當資料為1的時後在其時鐘週期內轉變一次電位(0->1或1->0)讓資料變 成兩個不同電位的資料，變成10或01，而當資料為0時則不轉變電位，變成11或00。同時每一個位元開頭的電平與前一個位元結尾電平要不同，這樣接收端 才能判別每一個位元的邊界。

使用BMC編碼可以讓傳輸端與接收端只需一條資料線就可以將資料正確的傳送與接收，並且在收送兩端可以保持 比較好的同步性，這是由於BMC格式的電位極性一定會在兩個位元週期之間變換，這樣接收端可以不用理會實際接收到的電為是0或1，只需判別與上一個電平的 極性是相同或相反即可。此外，BMC編碼可以讓傳輸線保持在接近零的平均直流電位，除了可以降低傳輸需要耗費的功率之外，也可以降低實體電磁干擾，讓資料 正確性更高。

IEC958通訊協定架構

S/PDIF與AES/EBU主要是做為傳遞PCM格式訊號之用，例如48kHz的DAT以及 44.1kHz的CD，不過現今也有用來傳遞壓縮過的多聲道訊號。標準傳遞兩聲道訊號的架構如上圖所示，最上面為由192個框架(Frame)構成的區塊 (Block)。而每個Frame儲存了兩個聲道的一組取樣訊號(Sample)，分為Channel A與Channel B兩個聲道。而每組Sample由一個子框架(Sub Frame)構成，也就是一個Frame裡有兩個Sub Frame。Sub Frame的資料長度為32 Bits，裡頭內含了頭碼(Preamble)、輔助資料(Aux. Data)、音訊資料(Audio Data)、以及四個位元的資訊與檢查碼。也就是說，一個Sub Frame為32 Bits，也就4 Bytes，而一個Frame為8 Bytes，而一個Block為192 x 8 = 1536 Bytes，而每個Block總共可以傳遞192個雙聲道Sample。

子框架(Sub Frame)細部解說

圖說：IEC958內的基本資料結構 ─ 子框架(Sub Frame)結構圖。

要瞭解IEC958的資料結構了話，我們有必要要先瞭解子框架(Sub Frame)的詳細結構，一個Sub Frame如上圖所示區分成好幾個部份，我們先一一表列如下：

位元位置	區塊名稱	功能說明
0-3	頭碼(Preamble)	用來表示一個Sub Frame的開頭，有三種型態，分別表示該Sub Frame為Channel A、Channel B或著是一個Block的起始Sub Frame(為Channel A)。
4-7	輔助資料(Aux. Data)	原始此區塊的設計是用來傳遞一些使用者自行添加的資訊，不過目前比較常見的用途是當音訊資料超過20Bit取樣時，這四個Bit用來儲存多出的取樣Bit，比如說當要傳送24Bit取樣的資料時，用來存放末四個Bit的音訊資料。
8-27	音訊資料(Audio Data)	存放實際的取樣資料，長度為20 Bit，以LSB優先的方式傳送，當取樣低於20 Bit時，沒有用到的LSB Bits要設定為零，舉例來說，當我們要傳送16 Bit的資料時，只會用到12-27 Bit的位置(LSB在12 Bit)，而8-11 Bit為零。
28	有效位元(Validity Bit)	此位元設定了這一個Sub Frame內的資料是不是正確，如果設定為0，代表此Sub Frame內的資料是正確可被接收的，反之如果此Bit為1，則代表接收端應該忽略此組Sub Frame。比如說CD轉盤讀取CD資料時若是有某一個Sample讀不到就會將代表該組Sample的Sub Frame中的有效位元設為1。
29	使用者位元(User Bit)	此位元為使用者自行定義的位元，每組Sample傳送一位元，直到192組Sample傳完後組成成192位元的資訊，兩聲道各自有一組192位元的使用者資訊。
30	通道狀態位元(Channel Status Bit)	此位元與使用者位元一樣，每組Sample傳送一位元，最後組成兩聲道各自一組192位元的通道狀態資訊(Channel Status)。這個192位元通道狀態資訊分為專業(Professional)與一般家用(Consumer)兩種不同的結構，以第一個位元決定，設 為1的時後為Professional模式，設為0的時後為Consumer模式。
31	同位元檢查位元(Parity Bit)	同位元檢查是用來判別是否有奇數個位元是發生錯誤，是一種簡便錯誤檢查方法，這邊是使用偶位同位元檢查(Even Parity Check)。

子框架內的頭碼(Preamble)定義

如前文所述，頭碼(Preamble)是用來表示一個Sub Frame的開頭，主要有X、Y、Z三種組態代表不同的意義，X代表此時是傳送A通道的Sub Frame、Y代表是傳此時是傳送B通道、而Z比較特別，是代表此時是傳送A通道，並且是一個Block的起始Sub Frame。

而在上頭的表格裡的資料數值是Sub Frame中其它的資料經過BMC編碼之後再加到整個Sub Frame前頭的資料數值，所以總共是八碼，代表四個位元的時序。此外比較特別的是除了有X、Y、Z三種組態之外，上面的表格還列出了另外一組與原本資料 向位相反的數值，要使用哪一組數值是依照前一組Sub Frame中最尾端的電平而定，當前一組Sub Frame為最尾端的電平0時用左邊那一列數值，為1的時後用右邊那一列，這樣一樣接收端才能正確處理。

圖說：兩組Preamble組態實際呈現的型態，仔細觀察後可發現是不符合BMC編碼定義的。

再來是Preamble比較特別的地方，我們若是觀察上圖的波型，可以發現每個Preamble組態都有兩 處是不符合BMC規範中「每一個位元開頭的電平與前一個位元結尾電平要不同」的定義，尤其是一開頭的000或111就不符合BMC編碼的定義了。這樣子的 設計是用來讓接收端很清楚的得知每個Sub Frame的起始點，只需簡單的檢查資料中不符合BMC編碼定義的位置就可以了。

圖說：在一個區塊(Block)中，Preamble為Z組態的時後代表一個區塊的起始點。

通道狀態(Channel Status)的結構

如前文所述，每組Sub Frame中有一位元的通道狀態位元，在一個Block有192組Frame，可以構成192位元的通道狀態結構(Channel Status Structure)，而兩聲道各自有一組192位元的使用者資訊。這這個192位元的通道狀態結構主要有兩種不同的結構，由第一個位元來決定，當第一個 位元為0時代表一般家用(Consumer)結構，第一個位元為1時代表專業用(Professional)結構，分別為下面這兩張結構圖表。

圖說：一般家用通道狀態結構圖(Consumer Channel Status Structure)。

圖說：專業用通道狀態結構圖(Professional Channel Status Structure)。

而實際使用上，上面這兩個圖表只能當做參考使用，因為通道狀態結構有許多種不同的版本，到目前為止世面上許 多不同器材所遵循的版本也不儘相同，甚至有一些器材會忽略不處理通道狀態，舉例來說，有許多器材並不會處理一般家用版本中關於內容保護的資訊或是取樣頻率 的資訊...等等。所以本文並不打算一一介紹通道狀態裡的詳細定義，有興趣的朋友可以自行參考IEC60958、AES3...等技術文件。

結語

S/PDIF，或著稱為IEC958、IEC 60958、AES/EBU、AES3、TC84...等等名稱，是一個在數位音頻訊號早期就發展出來的一個傳輸介面與協定，從硬體介面規範至通訊協定皆 有其規範在，不過由於時代變化迅速，為了因應各種新的需求所以也產生出許許多多不同的標準，甚至在同一個標準裡也有不同的版本。

不過大體上各種不同的標準與版本中都保留了彼此之間的相容性，而對於整個區塊(Block)、框架(Frame)、子框架(Sub Frame)的定義都相同，不同之處在於對於硬體介面上以及額外的通道資訊上的定義不同，並不影響實際音樂數位資料的傳遞。

本文介紹了S/PDIF的整體架構、編碼方式以及各個結構的定義，由於S/PDIF在現今已經是一個最廣泛使用的數位音樂資料介面，所以值得對數位音響器材有興趣的朋友們去好好瞭解一下，希望本篇文章能讓網友們對於S/PDIF有進一步的認識。

设计家用电器电路控制板时的EMC方法

2008-07-25 13:36:34 作者：刘琦 来源：今日电子

　　家电控制板的小体积，低成本决定了在线路中不会使用高成本的材料来解决其电磁干扰问题。家电控制板的干扰主要来自三大方面：一是控制板本身产生的干扰，二是来自负载的干扰，三是来自线路上的干扰。解决这些干扰可以分别采用不同的方案来达成。

　　控制板自身的干扰

　　1 控制板本身产生的干扰

　　家电控制板中常用的继电器、可控硅以及高频时钟等，都可能成为小家电控制板的自身干扰源。对于以上干扰，可以从以下方面入手来解决：

　　● 在继电器线圈增加续流二极管，消除断开线圈时产生的反电动势干扰。

　　● 在继电器接点两端并接火花抑制电路(一般是RC串联电路，电阻一般选几千欧到几十千欧，电容选0.01μF，以减小电火花影响)。

　　● 在电路板上每个IC上并接一个0.01～0.1μF高频电容，以减小IC对电源的影响。但应注意高频电容的布线，连线应靠近电源端并尽量粗短，否则，等于增大了电容的等效串联电阻，而这会影响滤波效果。

　　● 布线时应避免90°折线，并尽量减少高频噪声发射。

　　● 在可控硅两端并接RC抑制电路，减小可控硅产生的噪声(该噪声严重时可能会把可控硅击穿)。

　　● 注意晶振布线。晶振与芯片引脚应尽量靠近，并用地线把时钟区隔离起来，晶振外壳要接地并固定。最好在能使用低速晶振的场合尽可能选用低速晶振。

　　● 对电路板合理分区(如强、弱信号，数字、模拟信号)。尽可能把干扰源(如电机、继电器)与敏感元件(如单片机)远离。

　　● 交流端用电感电容滤波：去掉高频低频干扰脉冲，VCC和GND之间接电解电容及瓷片电容，以去掉高、低频干扰信号。

　　2 控制板本身的传导干扰

　　为了防止控制板电路产生的传导干扰，可在电路的进入口(即AC两端)并接上一个电容C，图1所示是一个简单的电容抗扰电路连接图。图中的电容属 于安全电容，但必须在该电容的两端并联一个安全电阻，以防止电源线拔插时电源线插头长时间带电。因为安全标准规定，当正在工作之中的机器电源线被拔掉时， 在两秒钟内，电源线插头两端所带的电压(或对地电位)应小于原来电压的30％。

　　

　　

　　图1 电容抗扰电路

　　该电容必须经过安全检测部门认证过后才能使用。电容的耐压一般都标有安全认证标志和AC250V或AC275V字样，但其真正的直流耐压应达到2 000 V以上。而且在使用的时候，不要随便用AC250V或DC400V之类的电容来代用。

　　抗扰电容一般都选用纹波电流比较大的聚脂薄膜安全电容，这种电容体积一般都很大，允许瞬间充放电的电流也很大，即内阻比较小。而普通电容纹波电 流的指标一般都很小，动态内阻较大，因此，用普通电容代替安全电容，除了耐压条件不能满足以外，一般纹波电流指标也难以满足要求。

　　实际上，光靠用安全电容就想把传导干扰信号完全滤除是不可能的。因为干扰信号的频谱非常宽，基本覆盖了几十千赫到几百兆赫甚至上千兆赫的频率范 围。一般对低端干扰信号，其滤除需要很大容量的滤波电容，但受到安全条件的限制，电容的容量不能太大；而对高端干扰信号的滤除，大容量电容的滤波性能又极 差，特别是聚脂薄膜电容的高频性能一般都比较差，并且聚脂薄膜介质的高频响应特性与陶瓷或云母相比相差很远，此外，一般聚脂薄膜介质都具有吸附效应，会降 低电容器的工作频率。聚脂薄膜电容工作频率范围大约在1MHz，超过1MHz时其阻抗将显著增加。因此，抑制电子控制板本身产生的传导干扰除了选用这种电 容进行滤波以外，一般还要同时选用多个电感滤波器一起组合来对干扰进行滤波。电感滤波器属于低通滤波器，但电感滤波器也有很多种类和无数种规格(如差模、 共模以及高频、低频)等，每种电感主要都是针对某一小段频率的干扰信号而起滤除作用，而对其他频率的干扰信号作用不大。电感量很大的电感，其线圈匝数很 多，分布电容也很大，高频信号会通过分布电容旁路掉，另外，导磁率很高的磁芯，其工作频率也不高。目前，国内大量使用的电感滤波器磁芯的工作频率大多数都 在75MHz以下，对于工作频率要求比较高的场合，必须选用高频环形磁芯（高频环形磁芯导磁率一般都不高，但其漏感特别小）。

　　负载干扰

　　家电中的负载包括线性负载(如热水器)和非线性负载(豆浆机，绞肉机等)。非线性负载是一种频谱极宽的干扰源，其抑制方法主要有两种：一是从非 线性负载(如电机)本身入手；由于不恰当的操作、接触器的接触不良、炭刷不干净等原因，都会产生数倍于正常运转时的干扰情况，为了减少干扰，应当保证接触 器的接触可靠、开关动作的正常和触头的压力，还要保持炭刷和换向器的干净，保证炭刷本身的质量和换向器的光洁度；同时保证炭刷对换向器有适当的压力；最后 还要使机座的固定可靠，避免机械运转时引起的运转不稳。 其二则是采用必要的电气滤波方式，其电路连接如图2所示。

　　

　　

　　图2 负载的电器滤波电路

　　该电路的目的是为干扰电势提供一个低阻抗的通路，以抑制干扰值。图2中，C1为电感成分较小的电容，一般为几十至几百纳法；C2选穿心电容，一 般为1～4.7 nF。增加该电容的目的是为了抑制噪声，但电容的安装位置不同，以甚高频段的干扰抑制效果会有很大变化，所以，安装时要特别注意电容的接地外壳应与电动机 座或金属外壳的最短连接。同时应在连线时使电容器的输入、输出部分的电磁耦合尽可能地减少。

　　此外，还有一组典型的△形干扰抑制器电路，可同时抑制对称和不对称干扰。其具体电路如图3所示。

　　

　　

　　图3 Δ形干扰抑制电路

　　线路干扰

　　线路干扰的干扰源主要来自外界电磁场在导线上感应出的电压，电源线上其它电器发射的和感性负载通断造成的干扰，以及浪涌(雷击)产生的干扰等。

　　1 电磁场在电缆上的感应

　　电磁场在导线中感应出的电压一般是共模电压，而负载上的电压则以系统中的公共导体或大地为参考点。一般以系统中的参考地线面为参考点。对于多芯 电缆来说，这意味着电缆中的所有导体都暴露在同一个场中，它们上面所感应的电压取决于每根导体与参考点之间的阻抗。抑制干扰的方法可以使用共模移值法，其 原理图如图4所示。

　　

　　

　　图4共模移值干扰抑制电路

　　图4中共模扼流圈的特殊绕制方法决定了它仅对共模电流有抑制作用，而对电路工作所需要的差模电流没有影响。因此，共模扼流圈是解决共模干扰的理 想器件。理想的共模扼流圈的低频共模抑制作用较小，而随着频率的升高，抑制效果增加。这与平衡电路低频共模抑制比高，随着频率升高平衡性变差，共模抑制比 降低的特性正好相反，因此它们具有互补性。所以，在平衡电路中使用共模扼流圈后，电路可在较宽的频率范围内保持较高的共模抑制比。

　　浪涌干扰

　　浪涌是指电源电压和电流的变动，负载开关的闭合、自然界的雷击都可能引起浪涌，且其危害较大，有时可能引起振荡甚至烧坏整个系统。家用电器一般不会直接受到雷电的干扰，大多是通过传导线路中的感应电流或电压引起的骚扰。良好的接地是解决这一干扰的有效手段。

　　防止浪涌干扰的常用器件有气体放电管、金属氧化物压敏电阻(MOVS)和硅瞬变吸收二级管(TVS)。图5所示是采用TVS的浪涌抑制电路。

　　

　　

　　图5 采用TVS的浪涌抑制电路

　　结束语

　　电磁兼容是家电的一个重要衡量标准参数。由于家电的种类繁多，结构复杂，因此，对其共性技术的研究极为重要。本文对家电共有部件的EMC进行了分析。这些分析对于其他的小家电的电磁兼容研究也具有一定的实际意义。

PSP用parade battery降級v1.5方法

任何普通電池都可以變成超級電池，用來給任何現在市面上的PSP降級。電玩巴士完全測試成功。

　　測 試中發現使用某些記憶棒完成刷機所有操作後，機器無法啟動黑屏，這些有問題的記憶棒不是單指組棒，原裝棒一樣會出現(原因還未找到)，刷機失敗也不要擔 心，因為只要有電池和記憶棒就能反覆刷機，所以只要能進入刷機菜單就不存在磚頭，當你刷機失敗後，請換個記憶棒重新製作記憶棒和電池，再刷一次。
____ __ ____
/\ _`\ /\ \ /\ _`\
\ \ \/\_\ \_\ \___\ \ \/\ \
\ \ \/_/_/\___ __\\ \ \ \ \
\ \ \L\ \/__/\ \_/ \ \ \_\ \
\ \____/ \ \_\ \ \____/
\/___/ \/_/ \/___/

　　PANDORA'S BATTERY
　　　　潘多拉的電池
=================
一個通用反變磚/降級程序－潘多拉項目發佈，這個項目是由著名的Team C+D小組完成。

準備：
- 普通原裝PSP電池，注意最好準備兩塊(一塊備用啟動PSP)。(第三方生產電池可以，但是便宜的組電不行)
- 一個容量大於32MB的普通Memory Stick Pro Duo記憶棒(4G不可以，8G可以，組棒也可以)
- 一個擁有1.5核心系統的PSP(1.5核心系統包括以下系統： OE、M33 、WC、1.5)

安裝：

1- 解壓縮下載到的傻瓜包

2- 連接你的PSP和電腦，並且保證PSP內有前面準備的記憶棒。

3- 在PSP上格式化記憶棒，進入「系統設定(System setting)」，選擇「格式化記憶棒(Format Memory Stick)」。

4- 然後在電腦上DOS窗口用下載到的壓縮包內的mspformat文件夾內的mspformat.exe格式化記憶棒，在這一步我們為了輸入方便，把mspformat.exe文件複製到電腦C盤的根目錄下，以下都以這樣的方式作講解。

確認電腦和PSP通過USB數據線相連，且PSP打開USB模式，然後回到電腦按下圖操作進入「運行」

在窗口內輸入cmd

進入DOS窗口後可能不在根目錄，你需要輸入cd\然後按回車，就到了根目錄C:\>

因為我們前面已經把mspformat.exe複製到了C盤，所以直接在根目錄C:\>下輸入mspformat.exe i 後按回車

注意i代表記憶棒的盤符

出現Drive succesfully formatted,and partition moved.就表示格式化成功，進行下一步驟，否則請重新操作。

5- 然後關閉USB連接，關閉且重新啟動PSP，再開啟usb與電腦連接，這時在電腦上查看記憶棒內已經沒有任何內容(格式化後這步操作很重要，沒有完成此操作將導致後續步驟黑屏死機)。

6- 把壓縮包內的PSP文件夾複製到記憶棒根目錄，再把傻瓜包內UPDATE.PBP複製到記憶棒根目錄

7- 關閉USB連接，回到PSP系統，在PSP系統上運行Pandora's Battery Firm. Installer(如果運行後黑屏死機請檢查第4-5步；如果開機黑屏後記憶棒無法識別，請找一台有自製系統的PSP，插入這個記憶棒，按住R開機進入恢復模式，然後用USB把PSP和電腦連接，打開USB連接Toggle USB，在電腦上把記憶棒格式化一遍，或者找台Sony的數碼相機/DV把記憶棒插入，用相機格式化一遍，記憶棒就恢復正常了，然後從第1步重新做一遍。

　進入程序後在下圖畫面按X，這個程序將在記憶棒根目錄下生成固件文件夾和一個msipl.bin文件。

　　生成文件成功後出現Done with success,auto-exiting in 10 seconds.表示成功且10秒後自動退出。

8- 連接PSP和電腦，開啟USB。

9- 然後在電腦上的DOS窗口運行壓縮包內的msinst文件夾下的msinst.exe，通過這個程序把msipl.bin文件的IPL寫入到記憶棒內某個特殊區域(具體操作方法與第4步相同)。

在C:\>下輸入msinst.exe i i:\msipl.bin後按回車，就會看到下圖畫面

10- 再次斷開USB，回到PSP系統。
11- 在PSP系統內執行Pandora's Battery Creator程序，這個程序將修改你的電池把它變成能降級的電池。

運行程序後，出現下圖菜單：

Current serial原電池序號：0x12345678(根據每個人電池不同號碼有所不同)

按X---------刷寫成降級用潘多拉電池(神奇電池)
按口--------恢復成普通電池
按O---------恢復成普通電池(自動供電模式)
按三角-----備份電池內信息文件eeprom.bin到記憶棒根目錄
按L+R-----從記憶棒根目錄把電池內信息文件eeprom.bin刷回電池
按HOME-什麼都不運行，退出程序

Writing serial 0xFFFFFFFF. 寫入後的電池序號

執行程序後，你將看到讓你選擇把電池轉換為不同模式的，我們需要按X修改電池，完成後會自動退出。

12- 完成上面操作後祝賀你你擁有 "Magic Memory Stick"記憶棒和"JigKick Battery"神奇電池(潘多拉)。

用法：

注意必須同時使用上面製作的記憶棒和電池才能恢復磚頭或者降級。

- 把前面製作好的記憶棒放入你要降級的PSP

- 然後不要插電源，把前面製作好的電池放入PSP，保證電池內有超過50%的電量，不足時請充電，放入電池後，機器的所有燈將都會亮同時會自動啟動，不能啟動可能是電量不足或需要手動開啟PSP電源。

- 這時PSP屏幕上就會出現一個菜單，按照菜單提示操作：
第一項是按X降級到1.5。
第二項是按O備份nand內文件到記憶棒根目錄nand-dump.bin。
第三項是按口從記憶棒根目錄恢復nand-dump.bin文件到PSP的nand內。(恢復時需要把nand-dump.bin重命名為為nandimage.flash)

按X開始解包固件文件

下面畫面就是開始刷寫1.5固件確認菜單，按X確認開始刷機


　到達100%完成後，按X自動關閉PSP電源，重新啟動PSP，恭喜你這時你將得到的是1.5系統的PSP

Q：神奇電池如何使用？
A：需製作好的記憶棒配合，將電池放入電池倉後無需任何操作，讀取一小段時間後自動進入刷機界面。

Q：神奇電池刷寫是不可逆的嗎？
A：不是。神奇電池可以刷回普通電池（在電池刷寫程序界面按口鍵），刷回的電池使用無任何問題。

Q：這個過程中有風險嗎？或者說PSP刷失敗會怎麼樣？
A：基本上每風險，難度在製作電池和記憶棒，只要製作成功，可以對機器反覆刷，直到你覺得爽了。

Q：神奇電池如何充電？
A：和普通電池一樣。

Q：記憶棒會受損嗎？
A：不會，可以正常使用

注意事項和使用限制

- Memory Stick 中的固件並不是完整的 1.50 固件，而是一個最小化版本。因
此，並不是所有的應用程序（如 flashers 或恢復程序）都可以加載。
- 只兼容 Memory Stick Pro Duo。Memory Stick Duo（如 32MB 卡）不支持。
- IDStorage 無法完全恢復，因為沒有已知的辦法能重新正確生成。
- 強烈建議在做任何降級操作之前備份現有的 flash。
- 在降級的最後，可能會出現 BSOD。這是正常顯現，標準降級程序也會出現類
似的情況。
- 至今為止的所有硬件版本均支持。
- 本發佈不包含任何 Sony 版權所有的內容。所需的 Sony 數據僅由 1.50 升
級程序生成得到。

製作者名單
- 請不要修改或移除製作者名單... ;)
- 所有工作由 Prometheus(C+D) 小組完成：

Adrahil (VoidPointer)
Booster
Cswindle (Caretaker)
Dark_AleX (Malyot)
Ditlew
Fanjita (FullerMonty)
Joek2100 (CosmicOverSoul)
Jim
Mathieulh (WiseFellow)
Nem (h1ckeyph0rce)
Psp250
Skylark
TyRaNiD (bockscar)

- 感謝所有為 PSPSDK 作出貢獻的人，沒有它，什麼也不會變成可能。

PECL/LVDS介面電路

圖1：PECL/LVPECL到LVDS的介面電路。

低電壓差分訊號(LVDS)在對訊號完整性、低抖動及共模特性要求較高的系統中得到了廣泛的應用。本文針對LVDS與其他幾種介面標準之間的連接，對幾種典型的LVDS介面電路進行了討論。

如今對高速數據傳輸的需求正推動著介面技術向高速、串列、差分、低功耗以及點對點介面的方向發展，而低電壓差分訊號(LVDS)具備所有這些特性。Pericom半導體公司可提供多種LVDS驅動器、接收器以及時脈分配緩衝器晶片。

本文將討論LVDS與正射極耦合邏輯(PECL)、低電壓正射極耦合邏輯(LVPECL)、電路模式邏輯(CML)、RS-422以及單端元件之間採用電阻網路的介面電路設計。

圖2：調整電路，R1＝(VR1＋R1a) ，R2＝(VR2＋R2a)，R3＝(VR3＋R3a)。

因為各廠商所提供的驅動器與接收器的結構不一樣，所以本文提供的電路僅供設計時參考。設計者需要對電路進行驗證，並調節電路中的電阻和電容值以獲得最佳性能。

電阻分壓器的計算

表1列出了本文所採用的不同介面標準的工作電壓。為使PECL和LVPECL介面標準能與Pericom公司的LVDS元件進行連接，採用電阻分壓器在不同電壓之間切換。

圖3：PECL到LVDS的介面電路。

圖1所示的介面電路採用由電阻R1、R2和R3組成的電阻分壓器。R1、R2與R3的電阻值計算如下：

R1||(R2＋R3)＝Z

[(R2＋R3)/(R1＋R2＋R3)]＝Va/Vcc

R3/(R1＋R2＋R3)＝Vb/Vcc

其中：

Va為SEPC或LVPECL的偏置電壓Vos，分別為3.6V和2.0V；

Vb為LVDS的偏置電壓Vos，等於1.2V；

圖4：LVDS到PECL的介面電路。

Z為線路阻抗，等於50Ω。

Vb上的增益G為：

G＝R3/(R2＋R3)

Vb上的擺幅為：

Vbs＝Vas×G

其中：

圖5：LVPECL到LVDS的介面電路。

Vas為Va上的擺幅；

Vbs為Vb上的擺幅。

由於在計算中沒有考慮驅動器的輸出阻抗，所以在實際應用設計中，R1、R2及R3的電阻值與上述計算的結果不一樣。另外，不同廠家的驅動器的輸出結構和阻抗不一樣，因此R1、R2及R3的電阻值也是不同的。

可以透過三種方法算出電阻值。

1.經驗法

圖6：LVDS到LVPECL的介面電路。

利用表2列出的電阻參考值，並根據後面介紹的方法2及方法3來調節這些值。介面設計者應透過測量Va和Vb上的偏置電壓Vos以及擺幅Vpp來驗證實際應用設計電路。

2.模擬工具法

從廠商獲得驅動器的IBIS模型，並針對R1、R2及R3的電阻值對介面電路進行模擬。如果IBIS模型和模擬工具都很精確，則電路模擬將提供準確的R1、R2及R3的電阻值，然後透過測量實際電路來驗證模擬得到的電阻值。

3.實際調節法

圖7：採用二極體的LVDS到LVPECL的介面電路。

採用圖2所示的電路調節R1、R2及R3的電阻值。電阻R1a、R2a及R3a用來限制調節範圍，以避免出現過載電流。當調節電路並用示波器監視Va與Vb上的訊號時，調節VR1、VR2與VR3：

a. 對於Pericom公司的LVDS接收器，Vb上的Vos(在擺幅範圍中間的平均電壓)應介於0.8V－1.6V之間。有關Va上的Vos，請查閱驅動器參數。

b. 對於Pericom公司的接收器，Vb上的擺動範圍應介於350mV－550mV之間。有關Va上的擺幅，請參見驅動器規範，Va上的擺幅可能低於驅動器規範以便滿足Vb上的擺幅要求。

圖8：CML到LVDS的介面電路。

c. 電路調節完以後，再測量VR1與R1a，得到R1的電阻值；測量VR2與R2a，得到R2的電阻值；測量VR3與R3a，得到R3的電阻值。

d. 用較低頻率的訊號對電路進行調節會更加簡單，頻率最好介於100kHz-10MHz之間，但請確認電路是否在正常頻率下工作，如果需要的話可再次調節。

介面電路的限制

圖9：LVDS到CML的介面電路。

由於介面電路增加了的額外電容與電阻網路，因此介面電路的最高工作頻率將低於元件手冊上提供的最高頻率。驅動器與接收器之間的走線長度也有限制，走線長度取決於頻率，當頻率為66MHz時，估計最大走線長度為14英吋，頻率為320MHz時則為2英吋。

走線長度是一個實際問題且取決於實際設計。為減少寄生電容、電感及訊號反射以獲得更高性能，介面電路中元件之間的走線應盡量短，越短越好。介面電路使用的電容、電阻以及二極體必須為短引腳的高速元件，而且最好採用晶片型封裝。

參考介面電路

圖3至圖12給出了LVDS與PECL、LVPECL、CML、RS-422及單端元件之間的介面電路，它們的調節方法以及電路限制如前所述。

1. LVDS至PECL

圖10：RS-422到LVDS的介面電路。

在圖4所示的LVDS到PECL的介面電路裡，PECL接收器沒有內部上拉電阻。該電路中的電阻值僅適用於Pericom公司的 LVDS驅動器。由於採用交流耦合，這個介面只能通過交流訊號，因此從驅動器傳輸到接收器的訊號必須適合交流耦合。當電容C1與C2為0.1uf時，任何 訊號狀態轉換(由高至低或由低至高)之間的最大時間間隔為500ns。

2. LVDS到LVPECL

圖11：單端訊號到LVDS的介面電路。

在圖6所示的LVDS到LVPECL的介面電路裡，電阻值也僅適用於Pericom公司的LVDS驅動器，這裡的LVPECL接收器沒有內部上拉電阻。

圖7中，二極體D1、D2、D3和D4在Va與Vb之間產生0.7V的電壓差，且其擺幅衰減低於圖6電路中的擺幅衰減。這個 電路應採用正向壓降為0.7V的高速二極體，晶片型二極體最好。電路中的電阻值適用於Pericom公司的LVDS驅動器，LVPECL接收器沒有上拉電 阻。

3. CML到LVDS

圖12：5V單端訊號到LVDS的介面電路。

圖8介面電路採用交流耦合，只能通過交流訊號，因此從驅動器傳輸到接收器的訊號必須適合交流耦合。當電容C1與C2為0.1uf時，任何訊號狀態轉換(由高至低或由低至高)之間的最大時間間隔為500ns。

圖9電路中的電阻值適用於Pericom公司的LVDS驅動器，CML接收器帶有50Ω的內部上拉電阻。由於採用交流耦合， 故它僅能通過交流訊號，因此從驅動器傳輸至接收器的訊號必須適合交流耦合。當電容C1與C2值為0.1uf時，任何訊號狀態轉換(由高至低或由低至高)之 間的最大時間間隔為500ns。

表1：LVDS、PECL、LVPECL、 CML和RS-422介面的電壓規範。

4. 單端訊號到LVDS

當單端CMOS驅動器與Pericom公司的LVDS接收器連接時，可採用圖11中的電路以及表3中的參數，同時使由R_out和R_termination構成的輸出阻抗與50Ω的走線阻抗相匹配，即：

R_out＋R_termination＝Z＝50Ω

表2：R1、R2和R3的參考值。

例如，如果驅動器的輸出阻抗為20Ω，則應該採用30Ω的R_termination，於是有：

20Ω＋30Ω＝50Ω

在圖12中，根據Vb上的訊號品質，R_termination的阻值介於0－22Ω之間。如果Vb上有過衝和下衝，則增加R_termination的阻值；如果Vb上的訊號邊沿有衰減，則減小R_termination的阻值。

本文小結

表3：適合Pericom公司接收器的R1、R2和Va值。